PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-157398

(43) Date of publication of application: 13.07.1987

(51)Int.CI.

G11C 11/34 H01L 27/10

(21)Application number: 60-297014

(71)Applicant : TOSHIBA CORP

(22)Date of filing:

28.12.1985


(72)Inventor: OSAWA TAKASHI

(54) SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To execute a data transmission at high speed by providing a means to latch statically the signal on a bit line onto an I/O line and means to precharge the electric potential of the I/O line to the intermediate electric potential before latching.

CONSTITUTION: To an I/O and the inverse of I/O line pair, the signal, which can be detected by an I/O buffer circuit 75, is sent from bit lines BL and the inverse of BL, and then, independently, the signal is latched. Thus, it is not necessary to obtain the spare allowance, and rapidly, the data can be transferred to a read data line RD. At the circuit, the electric potential of the I/O and the inverse of I/O lines is precharged to an intermediate electric potential VM of a power source electric potential and an earth electric potential by a precharging circuit 55. Thus, then a signal line CSL is led, the I/O and the inverse of I/O lines connected to the higher electric potential out of the bit liens BL and the inverse of BL are ascended to the power source electric potential from the electric potential VM without fail. Since the I/O line and the inverse of I/O line connected to the lower electric potential are descended from the electric potential VM, the time is hastened in which the necessary level difference is made.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

⑩日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-157398

⑤Int Cl.¹
6 11 C 11/34

識別記号 庁内整理番号

❸公開 昭和62年(1987)7月13日

G 11 C 11/34 H 01 L 27/10 3 5 4 A -8522-5B 7735-5F

審査請求 有 発明の数 1 (全6頁)

②特 願 昭60-297014

砂発 明 者 大 澤 |

川崎市幸区小向東芝町1 株式会社東芝総合研究所内

⑪出 願 人 株 式 会 社 東 芝

川崎市幸区堀川町72番地

⑫代 理 人 弁理士 佐藤 一雄 外2名

明 柳 四年

2. 特許期求の範囲

1. 発明の名称

半導体記憶装置

1. ピット線を介してメモリセルと1/〇線 との間で信号の授受を行う半導体記憶装置において、

前記ピット協上の信号を前記1/〇 線上にスタティックにラッチする第1の手段と、前記第1の手段によるラッチ以前に前記1/〇 線の電位を第1の配位 V_{cc}と第2の 独位 V_{ss}の中間の 単位 V_Hにプリチャージする第2の手段とを設けたことを特徴とする半導体記憶装置。

- 2. 前記第1の手段がカレントミラー型差動 増幅回路で構成され前記1/〇粒に結合された 1/〇パッファ回路である特許請求の範囲第1項 記載の半導体記憶装置。
- 3. 病況中間電位 V M を前紀ピット線のプリチャージ電位と周一にした特許請求の範囲第1項

記載の半導体記憶装置。

3. 発明の詳細な説明

(発明の技術分野)

本発明は半男体記憶装置にかかり、特に高集板化、各選化および高機能化を要求されるコンピュータ等に使用されるダイナミック型半導体記憶装置に関する。

(発明の技術的背景)

従来のダイナミック型半導体記憶装置の一例を第3個に示す。ピット線B L . B L を介してメモリセル20と1/0線1/0 . 1/0との間で信号の投受が行なわれる。メモリセル20は通常は1つのMOSトランジスタと1つのキャバシタとから掲扱されており、これがマトリックス状に配置されてメモリを構成している。メモリヒル20にはワード線W L 1 . W L 2 によって指定されたメモリセル20に対してピット線B L . B L を介して信号の投受がおこなわれる。

メモリセル20にはピットなB L . B L を介し てセンスアンプ30が接続されており、このセン スアンプ30には信号収SAP、SANが収拾さ れている。これにより、メモリセル20から終み 出された信号がレベル変換されて出力される。セ ンスアンプ30からの出力信号はゲート回路40 を介して1/0ね1/0、1/0に似給されるよ うに構成されている。そして、ゲート回路40に 化 続されている信号線 CSLがハイレベルに別仰 された時、センスアンプ30からの信号が1/0 ぬにあらわれる。1/0ね1/0.1/0にはア リチャージ回路50、60水それぞれ投続されて おり、このプリチャージ回路50、60は、1/ 〇パッファ回路70が信息をラッチする以前にそ れぞれ | / 〇 段 | / 〇 . | / 〇 の 铝 位 を 所定 の 電 位、通常は電源電位Vcmピソリチャージしておく ために用いられる。

このプリチャーシ回路50.60は信母粒 CEQからの制御信号により効作するように構成されており、信号粒CEQの電位がローレベルと

なった時、前述したプリチャージをおこなう。 1/0粒1/0、1/0に読み出された信号はゲ ート回路80を介して1/0パッファ回路70に 伝えられるが、このゲート回路80は根を込み制 如信号WGTにより制如される。また1/Oバッ ファ回路70からのデータの袋み出しは信号 QSEにより制御されており、信号QSEがハイ レベルとなった時1/0パッファ回路70内にデ ータをラッチし、それが読み出されてリードデー 夕線RD, RDに送られ、出力パッファ90を介 して外部に読み出される。また外部からのデータ は入力パッファ900を介してライトデータ段 WD. WD上を伝送され、書き込み制即回路 110を介して「/ 0線 1 / 0、 1 / 0に入力さ れる。書き込み制御回路110の制御は前述した 虚き込み初如信身WGTによりおこなわれる。

このような従来のダイナミック型半導体記憶装置では、メモリセル20からのデータの読み出しに当っては、信母線CSLをハイレベルに保ち、センスアンプ30からの信号が1/0ね1/0.

「 / O に 収 われ たころを見 計って 信 号 粒 Q S E を ハイレベルに して、 フリップフロップ 回路 で 構成 されている 「 / O バッファ 回路 T O 内に ラッチ した データを、 リード データ 粒 R D 。 R D を 軽 由 して 出力 パッファ 9 O O を 介 し て 取 り 込ん だ デーク を ラィト データ 粒 W D 。 W D を 軽 由 して 書き 込み 納 物 回 路 1 1 0 に 伝 え、 書き 込み 納 物 信 号 W G T を ローレベルに して データを、 「 / O 粒 | / O。

1/0 およびセンスアンプ30に伝送するように していた。

(背段技術の問題点)

しかしこのような従来のダイナミック型半導体記憶袋園では、以下に述べるような問題点があった。 すなわち、データの読み出し時に信号枠 CSLの信号レベルをハイレベルにして、 I / O 枠 I / O 、 I / O にピット枠BL 。 B L の信号が十分表われたのを見計って、信号枠 Q S E のレベルを上げてデータをラッチするようにしているた

め、ダイナミック動作が必要となり動作タイミン グのマージンを見込まなければならないため、読 み出し時間に無駄ができてしまう。

さらに、リードデータねRD. RD とライトデータねWD. WDを半導体チップの一辺に取って 長距離走らさなければならないため、チップ面積 を占有にしてしまうという問題があった。特に、 ダイナミックメモリは将来、入出力データを4ピット、8ピット、16ピッチ等の多ピット構成で 伝送する構成のものが要求され'るようになると見 込まれる。

また、テストを容易化するために、絞み出し時に多ピットの情報の論型演算をおこなったのちに、出力するようなことも必要となる。いづれの場合にも、リードデータねRD、RDとライトデータはWD、WDは共有化できても、データねは4和、8和、16組と必要となるため、従来のようにデータねを相補的に構成していた場合、データバスが太くなり小型のパッケージに収容するさいに不利となってしまう。

(発明の目的)

本発明は上記事材を考慮してなされたもので、 センスアンプにラッチされたデータを高速に エノ() 粒にラッチし、それを出力バッファに転送 することができる半導体記憶装置を提供すること を目的とする。

(発明の概要)

上記の目的を達成するため木鬼明は、ビットねを介してメモリセルとし/〇線との間で信号の投受を行う半導体記憶装置において、ビット線上の信号をレノ〇線上にスクティックにラッチ以前にし/〇線の電位を第1の電位V_{cc}と第2の電位V_{ss}の中間の電位V_Hにブリチャージする第2の手段とを設けたことを特徴とする半導体記憶装置を提供するものである。

(発明の実施器)

第 1 図は本発明の一実施例を示す回路図である。 なお、第 3 図に示す回路の回路プロックと同一部 分には同一符号を付しその説明は省略する。

電級電位 V cc と接地電位 V ssの中間の電位 V H となる。このプリチャージ回路 5 5 は3つの P 型 M O S トランジスタ3. 4. 5 により構成されており、トランジスタ3. 4のソースは電源電圧 V cc と接地電位 V ssの中間電位 V H になるよう接続されている。

読み出し割即回路120はN型とP型とのMOSからなる双方向性トランスファーゲート7により構成されており、読み出し時すなわちは易なRDEがハイレベルになった時に、「/Oバッファ回路75からの出力データを1本で構成されたリードデーク線RDに転送する動作をおこなう。出力バッファ90および入力バッファ100に接続されるリードデータ線RDおよびライトデータ

また木発明では、「/ O バッファ回路 7 5 がラッチを開始する以前に「 / O 線を所定の電位にブリチャージするためのブリチャージ回路 5 5 が設けられている。そして、このブリチャージ回路 5 5 によりブリチャージされる「 / O 線の電位は、

線WDはそれぞれ1本で構成され、読み出し例即回路120および書き込み制即回路115に接続される。書き込み制即回路はN型とP型との双方向性トランスファーゲート8.9と、CMOSインバータ10とで構成されている。そして、書き込み時ずなわち出き込み制即信号WGTがハイレベルとなった時に、1本化されたライトデータ線WDからのデータをインバータ10で反転して1/0粒1/0、1/0にそれぞれ転送する。

次に木回路の作用を説明する。 I / O , I / O 粒対へのピットラインBL、 BLのデークのラッチは、以下のようになされる。すなわち、 I / O 。

I / O 粒対に対して、カレントミラー型差効増結
器で構成された I / O パッファ回路 7 5 が検知できる信男がピット 粒BL。 BL から送られた時、 自立的にスタチックなラッチをする。したがって、 従来の装置のように 勧節信号 Q S E を必変と 世ず、 回路が簡単になる。さらに 時間的に見ると、 従来 はある程度の余裕をもって 制御信号 Q S E を立ち 上げる必変があったが、 木発明の場合には I / O。 1/O Qの信号自体でラッチをおこなうため余分 な余裕を収る必要もなく、すばやくリードデーク 取RDヘデータを転送することができる。以上が、 本発明の第1の特徴である。

I/O. I/O 線も電磁器位 V cc レベルから下がることになり、カレトミラー型差動 増幅器 で 増幅 するのに必要な I/O、I/O 線のレベル差が出る時間が遅くなってしまう。このようなことは、アクセスタイムを短くするための駆動においてしばしば発生する。

これに対して木充明の回路では、単価関値において I / O ・ I / O 粒の電位を電源電位 V cc と接地電位 V ss との中間にある電位 V H に ブリチャージしておくため、信号線 C S しを立ち上げた時にピットねBL・BLのうちの電位の高い方に接続された I / O ・ I / O ねは、必ず中間電位 V H から電源電位 V cc 側に 持ち上げられる。また低い から接続された I / O ・ I / O ねは中間 電位 V H から接続された I / O ・ I / O ねは中間 電位 V H から接続された I / O ・ I / O ねは中間 電位 V H から接続された I / O ・ I / O ねばっこん をひている。 ないベル差が出る時間を早めている。

構器の感度が吸もよい中間電位∨_H にプリチャージしているのが本発明の第2の特徴である。

なお、このような構成はピット線BL.BL自体を準備期間に、電源電位Vccと接地電源を減らいいに対けますージして消費になるがありたないでは、特に成力を発揮するものである。かかるとと、方式は、ダイナミックとこうのとは、がいるとと、カレントに対している。のはのない。のはなななる。そしているのはない。となる。そしているのはない。となる。そしているのはない。となるのはなくというでは、を動いる。の場合を使れているというでは、というななから優れているというななから優れているというななから優れている。

また本発明では、リードデータねおよびライトデータねを従来のように相補的に対をなして紹成することなく、1本で協成するようにしている。 このような構成は今後増えると考えられる多ピッ ト 構成のダイナミックメモリによって、データバスの占有面積を減少させるため好ましい。

なお、ピット線 B L . B L の アリチャージレベル V B L と I / O . I / O 線の アリチャージレベル V H とを同一にしておくことも可能である。このようにしておけば、前述したようにダイナミックメモリの 次第に主流となりつつあるセンス方式において有効である。

第2図は初期のピット線Bしと1/〇線との間の間位差と、信号線CSしの間位がハイレベルになってから一定時間後の1/〇線のレベル変位との関係を示す特性図である。この図からも明らかなように、1/〇線、1/〇線がピット線Bし、Bしの電位差に比例とすの知りには良い近似で比例する。したがって、ピット線Bし、Bしの間位差が一定の時に信号線CSしをして1/〇には位差をつけ

本発明は上記実施例に限定されるものではなく、 低々の変形が可能である。例えば、1/〇線の信 ほをスタチックにラッチする回路はカレントミラ ー型差動型幅器に限られない。また、ライトデー タ粒WU、リードデータ粒RDは1本に限らず、 それぞれー対にしてもよい。

(発明の効果)

以上群朝に説明したように本発明では、ビット ね上の信号を「/O粒上にスタティックにラッチ する手段と、ラッチ以前に「/O粒の電位を中間 能位V;; にプリチャージする手段とを設けたため、 1/Oねをラッチするさいに従来のようにダイナ ミック物作させる必要がなく、従って動作余裕を 取る必要が無くなり、ABはデータの伝送をおこなうことができる。

また、イ/Oバッファ回路の動作がもっともAS 速になる点にプリチャージレベルを選択している ため、AS 連盟幅が可能となる。

4. 図面の簡単な説明

第1 図は本発明の一実施例を示す回路図、第2 図はピット線と1/〇線との電位差と1/〇レベル変位との関係を示す特性図、第3 図は従来の半

20 ···メモリセル、30 ···センスアンプ、40 ···ゲート回路、55 ··· プリチャージ回路、75 ··· 1 / O バッファ回路、115 ··· 由き込み割御回路、 120 ··· 読み出し制物回路。

出願人代理人 佐 び 一 ど

